大规模集成电路

定义

大规模集成电路是集成度处于较高档位的集成电路，其英文全称是 Large Scale Integration，通用缩写为 LSI。按通行的量化口径，它指一块芯片上含有 100 门以上的逻辑门，或者集成的晶体管、二极管、电阻、电容等元件总数在 1000 个以上、达到约 1000 至 100000 个这一区间的电路。^[1][3]

集成电路按集成度由低到高一般划分为小规模、中规模、大规模、超大规模、特大规模和巨大规模等层级，中规模集成电路与超大规模集成电路分别是它的下限与上游层级。由于不同资料采用的元件数或等效门数门槛并不一致，例如有的把 LSI 的晶体管数记作 5000 至 100000 个，这一分类更多是反映技术阶段的相对尺度，而非严格的物理界限。^[4]

原理

集成电路的基本做法是在半导体晶片或介质基片上，用平面工艺把晶体管、二极管、电阻、电容和电感等元件以及连接它们的布线一次制作成形，再封装进管壳，构成具有特定电路功能的微型整体结构。大规模集成电路沿用同样的思路，只是把可容纳的元件数量提高了一到两个数量级，靠的是光刻与CMOS等制造工艺把单个器件的尺寸持续缩小。^[3][2]

在器件层面，MOS 工艺比双极型工艺结构更简单、静态功耗更低，因而更便于做成大规模集成。以 CMOS 反相器为例，它由一个 n 型管和一个 p 型管互补构成，稳定状态下总有一个管子关断，静态电流接近零，只有在逻辑状态切换、节点电容充放电时才产生动态功耗，其大小可近似表示为 $P = \alpha C V^2 f$，其中 $\alpha$ 为活动因子、$C$ 为负载电容、$V$ 为电源电压、$f$ 为时钟频率。器件缩小带来的速度提升与功耗下降，正是集成度能够层层提高的前提。^[5]

flowchart LR

A[硅晶圆] --> B[光刻与刻蚀]

B --> C[掺杂形成源漏与阱]

C --> D[生长绝缘层并开出接触孔]

D --> E[金属布线互连]

E --> F[划片、封装、测试]

发展历程

1947 年，贝尔实验室的三位研究者发明了晶体管，为电路的固态化打下基础。1958 年，美国德州仪器公司的杰克·基尔比把若干锗晶体管粘在同一块锗片上并用细金丝连接，做出世界上第一块锗集成电路；1959 年，仙童公司的罗伯特·诺伊斯基于硅平面工艺做出第一块硅集成电路，包含 4 个晶体管、6 个电阻和一个环形振荡器，更适合商业化生产。1963 年，F. M. Wanlass 与 C. T. Sah 首次提出 CMOS 技术，此后逐步成为集成电路的主流工艺。^[6][7]

1965 年，戈登·摩尔提出集成电路上可容纳的晶体管数目约每 18 至 24 个月增加一倍的规律，后来被称为摩尔定律。器件物理尺寸的持续微缩是这一规律的依托，也是大规模集成电路与随后出现的超大规模集成电路得以诞生的直接原因。^[8]

1970 年至 1971 年间，英特尔先后推出 1 kb 动态随机存储器(DRAM)和第一款微处理器 4004，后者的芯片上集成了约 2250 至 2300 个晶体管，可处理 4 位数据，被视为大规模集成电路阶段的标志性产品。到 1978 年，64 kb 动态随机存储器在不足 0.5 平方厘米的硅片上集成了约 14 万个晶体管，集成电路由此进入超大规模阶段。^[7][9]

应用

大规模集成电路最直接的用途是做半导体存储器与处理器。用单片大规模集成电路构成的中央处理器称为微处理器，它把运算部件、寄存器组、控制部件和内部总线集成在一起，再与存储器和外围接口芯片配合，即可组成微型计算机。这一路线使计算机从大型机、小型机扩展到个人计算机形态。^[10][7]

把微处理器、一定容量的只读存储器与随机存储器以及输入输出接口做在同一芯片上，则构成单片机，常嵌入仪器仪表和各种智能设备中，称为嵌入式应用。有统计显示，全世界大规模集成电路中有约 80% 用于嵌入式应用，1995 年嵌入式处理器年产量约 16 亿片，2000 年约 28 亿片。^[10]

按功能划分，大规模集成电路既可以是模拟集成电路，也可以是数字集成电路或数模混合集成电路；按用途则可分为标准通用集成电路与专用集成电路。终端上常见于电视机、音响、通信设备和计算机等产品中的各类功能芯片。^[3]

局限

集成度提高后，单位面积上的发热功率随之上升，而器件的散热面积并未按比例增加，散热难度加大；同时晶体管数量大幅增加，使单个晶体管亚阈值漏电累积起来的静态功耗变得不可忽略。为压低总功耗，工程上采用动态电压与频率调节等手段。^[11]

制造环节的精度限制同样构成约束。光刻受光学规律制约，掺杂与刻蚀要达到更高精度更加困难，出错概率上升，设计者需在流片前做工艺仿真；由于工艺偏差和刻蚀精度问题，版图设计规则必须更严格，定制设计的开销增大，许多设计因此转向电子设计自动化流程。芯片规模越大，能切出的晶粒数越少，良率也越低，超大规模芯片的良率受电路复杂度和工艺水平影响波动较大。^[11][12]

此外，随着时钟频率提高，在整个芯片上维持低时钟偏移愈发困难，这推动了多核与多处理器架构的发展；光掩模的复杂程度和成本也随特征尺寸缩小而急剧上升。^[11]

参见

• 集成电路 —— 大规模集成电路所属的器件大类，指把元件与布线集成在同一基片上的微型电子结构。

• 超大规模集成电路 —— 集成度高于大规模集成电路的下一层级，通常以万门以上或 10 万元件以上为界。

• 微处理器 —— 用大规模集成电路构成的单片中央处理器，典型应用形态之一。

• CMOS —— 自 20 世纪 80 年代后期起占据主导地位的集成电路制造工艺。

• 摩尔定律 —— 描述芯片上晶体管数量增长节奏的经验规律，与集成度提升密切相关。